Antworten

Einschränkungen: 8 pro Beitrag (8 verbleibend), maximale Gesamtgröße 8,79 MB, maximale Individualgröße 1 MB
Entfernen Sie den Haken der Dateianhänge, die gelöscht werden sollen
Klicken Sie hier oder ziehen Sie Dateien hierher, um sie anzuhängen.
Anhänge und andere Optionen
Verifizierung:
Bitte lassen Sie dieses Feld leer:
Geben Sie die Buchstaben aus dem Bild ein
Buchstaben anhören / Neues Bild laden

Geben Sie die Buchstaben aus dem Bild ein:

Tastenkürzel: Alt+S Beitrag schreiben oder Alt+P für Vorschau

Zusammenfassung

Autor picass
 - 26.12.2025, 12:38:49 CET
Hat geklappt, also Beides !
Bin sowohl froh, als auch erfreut über den leerreichen Link, rsp. dieses Dokument. Da bin ich froh, dass ich in meinem überarbeiteten Layout-Entwurf das Board-Innere unterm IC schon frei geräumt hatte. Danke sehr für diesen Tipp.
Gettz weiter zum Gänse-Vernichten.
Grüße, picass
memobrd05.jpg
memobrd05.jpg
Autor Ottmar
 - 26.12.2025, 06:45:01 CET
Zu 2.) lese hier nach:
https://ww1.microchip.com/downloads/en/devicedoc/power.pdf
Frohe Feiertage!
Ottmar
Autor picass
 - 25.12.2025, 10:13:57 CET
Falls ihr mal einen Moment beim Braten-Vertilgen den Zahnstocher aus der Hand legen könnt und wollt, um die PC-Tastatur zu bedienen: Ein allererster Versuch des Routens rings um den PIC18F8722 mit seinen furchtbar vielen Ports wäre zu besichtigen. Die Breite der PIC-Pinne beträgt 0,3xx mm. Da muss man natürlich auch mit einer Leiterbahnbreite von 0,3 mm ran, aber...... drei Fragen habe ich im Moment.

1) Kann man diese geringe Breite auf der Platine bis zum Erreichen des jeweils nächsten P-Randes beibehalten oder sollte man versuchen, sobald der Platz das zulässt, auf größere Leiterbahnbreiten umzuzwitchen, z.B. auf 0,6 mm?

Der µC hat mindestens viermal Plus und GND - Anschlüsse. Ich nehme mal an, dass die alle intern verbunden sind.
2) Muss man sämtliche dieser Versorgungs-Anschlüsse anbinden oder reicht das auch nur einmal?
Viel Strom wird nicht benötigt, im Gegenteil und da könnten die vielen Ports enorm täuschen. Als "Stromtreiber" werden maximal 8 Thyristoren mit kürzest Einschalt-Impuls versorgt und das auch noch nacheinander. Die brauchen höchstens einen Milliampere zum Zünden. Also quasi nix.

An den P-Rändern sollen etliche Pfosten-Leitungs-Verbinder noch installiert werden.
3) Könnt ihr sonst noch Vorschläge für dieses Layout machen?
So'n Riesen-Trümmer hatte ich bislang noch nicht.
Grüße, picass
memo03.jpg
memo03.jpg
Autor picass
 - 23.12.2025, 12:29:22 CET
Buddel den Fred aus, weil es so schön passt: es gibt aktuell ein ähnliches oder gar gleiches Prob beim Routen von Verbindungen. Das aktuelle Layout soll für den im Fred "Memo" anvisierten PIF 18F8722 gelten. Laut Datenblatt sitzt der in diesem Gehäuse: " 80pin Lead Plastic Thin Quad Flatpack ", auch als "TQFP" bezeichnet. Jeder der 80 Kontaktpinne hat eine Breite von 0,3 mmm, der Pin-Abstand (Lead Pitch) beträgt 0,5 mm.

Eingestellt in meinem Eagle-Prog im Platinenlayout sind auch diese 0,5 mm. Aber je nachdem gibt es "Treffer" beim Verlegen der Leiterbahnen oder auch nicht. Zumindest im ersten Versuch wollte die Leiterbahn nicht genau auf den Pin sich legen sondern daneben. Im zweiten Versuch mit erneutem, also anderem Layoutentwurd klappte das zwar, aber im Moment besteht noch Unsicherheit bei mir, wie denn die Laylout-Einstellungen korrekt sein sollen. So  verlaufen Leiterbahnen häufig nicht auf dem gepunkten Raster, welches man aus Übersichtsgründen sichtbar einstellen kann. Wenn man so will, werden die Bahnen dann etwas "schief", wenn auch nur in geringem Maße. Mal sehen, vielleicht macht es ja nichts, evtl. folgen noch Bilder.
Grüße, picass
Autor picass
 - 02.01.2023, 17:21:00 CET
Zitat von: PICkel in 02.01.2023, 11:59:19 CET.....mit POLYGON-Befehl zeichnen und danach mit NAME-Befehl zuweisen, danach RATSNEST.
So hat's geklappt. Die POLYGON-Funktion hatte ich noch nie benutzt.
Erst dachte ich, da wollte mich jemand foppen, weil nach dem Erstellen des Rechteck-Rahmens keineswegs eine Fläche entstand, sondern nur die Umrisse in unterbrochenen Linien erschienen. Aber wenn man danach den RATSNEST-Befehl verwendet, taucht urplötzlich doch die gewünschte rechteckige Fläche auf. Nicht dagegen aber die Luftlinien, die sind nun verschütt.
Danke sehr! Hatte mich immer geniert, weil in meinen letzten Layouts diese "Reste" zu sehen waren.
Grüße, picass
Autor PICkel
 - 02.01.2023, 11:59:19 CET
Kein Rechteck zeichnen, sondern den POLYGON- Befehl verwenden!
Entweder eingeben: polygon gnd
oder
mit POLYGON-Befehl zeichnen und danach mit NAME-Befehl zuweisen, danach RATSNEST.

MfG
PICkel
Autor picass
 - 02.01.2023, 10:26:11 CET
Nix! Sie hat keines!
Eine solche Massefläche lege ich nicht als Massefläche an, sondern zeichne in Eagle ein Rechteck, welches zur Auswahl u.a. die obere und untere Platinenseite anbietet. Die Funktion, der einen Namen zuzuordnen, scheint es nicht zu geben. Wenn es bei einer Handvoll an Luftlinien bleibt, könnte man großzügig drüber weg schauen. Aber mit dem Wunsch, rsp. der Notwendigkeit, auch Platinen nicht nur für so niedliche 18-pin-8-Bitter, sondern nun auch für 44-pin-32-Bitter zu erstellen, könnten es doch zu einer enervierenden und zumindest optisch unguten Gemengelage führen.
Grüße, picass
Autor vloki
 - 01.01.2023, 11:54:47 CET
Hab jetzt gerade kein EALGE zur Hand, aber zu deinem Problem 1)

Hat deine Massefläche das entsprechende Signal zugeordnet,
oder hat die keines?
Autor picass
 - 01.01.2023, 09:31:07 CET
Danke für das Beispiel, das überzeugt.

Reden wir nicht lange rum, gleich die nächste R-Frage: Nachfolgendes ist kein "existentielles" Prob beim Routen, aber es stört optisch und verursacht Fehlermeldungen, die evtl. bei der Platinen-Firma für Störungen sorgen könnten:
Bei fast allen der von mir zuletzt erstellten Board-Layouts verbleiben Luftlinien. Es ist mir bislang nicht gelungen, das zu verhindern. Es gibt zwei Beispiele:
1) Für die teils winzigen Spannungsregler, aber auch für die Dickeren verlege ich eine Massefläche. Diejenigen der GND-Leiterbahnen, welche umliegende Bauteile mit Masse versorgen sollen, führe ich auf ein VIA auf dieser Massefläche und elektrisch gut isses, siehe Bild.
2) Jüngst waren zwei-geteilte Platinen im Angebot. Der größere Teil enthielt den PIC und Diverses, auf der zweiten, einer schmalen Platine saßen 7-seg-LED-Ziffernanzeigen. Die sehr kurze, elektrische Verbindung wurde schlicht mit blankem Draht ausgeführt. Und die "logischen" Verbindungen, welche beim Routen der Leiterbahnen entstanden waren, verblieben dann je als eine Luftlinie.
Kann man die einfach mit irgendeinem Klick verschwinden lassen, oder muss man bei der Bauteile-Wahl was anders machen?
Grüße, picass
Autor vloki
 - 31.12.2022, 17:52:40 CET
Probier es mal aus. Bei vielen Sachen, die man das erste mal sieht, denkt man, verdammt, warum hat mir denn das nicht gleich jemand ... ;-)

Im Anhang ein Beispiel mit extra unpassend gesetztem Raster. Das hellere Blau zeigt noch den bewusst vorgegebenen Weg bis zum letzten Klick.
Ab da übernimmt dann das System, wenn man mit der Maus einfach auf die Mitte des Pads geht. Klick und fertig ;-)

(ist KiCad, aber beim Adler genauso...)
🡱 🡳